Flexible interconnection networks for dynamically reconfigurable architectures

La reconfiguration dynamique partielle permet de placer dynamiquement les tâches d'une application dans des zones reconfigurables d'un FPGA. Cependant, la gestion dynamique des tâches impacte les communications du fait que les tâches ne sont pas toujours allouees aumeme endroit dans le FPGA. Ainsi, l'architecture d'interconnexions doit supporter une grande flexibilite et un large eventail de qualite de service (bande passante ou latence garantie). Dans cette these, plusieurs architectures d'interconnexion ont ete etudiees et evaluees enfonction de leur compatibilite avec un systeme reconfigurable dynamiquement implemente sur FPGA. Ces reseaux permetent une simplification de l'interconnexion des elements d'un systeme avec une tres grande souplesse d'utilisation. L'un de reseaux propose repose sur des chemins de communication crees dynamiquement en fonctions des besoins. Ce reseau dynamique vise aussi bien une implementation FPGA qu'une cible ASIC.