Prédiction d'erreurs pour les architectures digitales : méthode et résultats

Cette these est consacree a l'etude du comportement de processeurs digitaux face a l'un des effets induits par l'environnement radiatif : le phenomene dit SEU ou upset qui se traduit par le basculement intempestif du contenu d'un element memoire comme consequence de l'ionisation produite par le passage d'une particule chargee. Les consequences de ce phenomene dependent de l'instant d'occurrence et de l'element memoire affecte et peuvent aller de la simple erreur de resultat a la perte de controle d'un engin spatial. Les techniques de durcissement ne pouvant pas garantir entierement l'immunite face aux upsets des circuits candidats aux applications spatiales, des methodes d'estimation des taux d'erreurs de ces applications par des tests sous radiation ou par injection de fautes s'averent necessaires, dans le double but de choisir les circuits les moins sensibles a ces effets et d'etudier le comportement des applications de vol face aux upsets. L'objectif de cette these consiste en la definition d'une methode d'injection de fautes de type upset et de son experimentation sur differentes architectures digitales afin d'etudier ses potentialites ainsi que son efficacite. La methode proposee se base sur l'injection d'erreurs de type upset sur une carte digitale bâtie autour du processeur cible, comme consequence de l'activation d'un signal d'interruption asynchrone. L'execution de la sequence de traitement de l'interruption appelee CEU dans cette these (Code Emulant un Upset) provoquera la modification du contenu d'un bit selectionne aleatoirement parmi les elements de la zone memoire sensible aux upsets du processeur. L'implantation de cette technique a ete realisee par l'intermediaire d'un systeme THESIC, testeur dedie a la qualification sous radiation de circuits integres. Ce systeme comporte deux cartes digitales (carte mere/carte fille), dont la configuration s'est revelee adaptee aux contraintes imposees par la technique d'injection de fautes proposee. L'objectif final de ces recherches a ete de demontrer que le taux d'erreurs d'une application peut etre predite a partir des resultats issus d'essais d'injection d'upsets et des mesures des sensibilites des elements memoires du processeur considere. La confrontation de ces predictions avec des mesures realisees a l'aide d'accelerateurs de particules, a permis de montrer la validite de l'approche proposee pour differents types de processeurs.