Système et procédé pour optimiser le codage arithmétique binaire adaptatif en fonction du contexte

L'invention concerne un systeme et un procede permettant d'ordonner les intervalles rLPS et rMPS d'une plage pour augmenter la vitesse du decodage de symboles binaires dans un decodeur arithmetique binaire. Le procede comprend les etapes consistant a : placer l'intervalle rLPS dans une partie inferieure de la gamme ; faire en sorte que la soustraction de l'intervalle rMPS se produise en parallele avec la comparaison de l'intervalle rLPS et du decalage ; et reduire le temps mis pour decoder un element. L'invention concerne egalement un procede destine a effectuer une selection du contexte pour un element de syntaxe donne, comprenant les etapes consistant a : comparer tout d'abord des informations concernant les proprietes de pixels voisins a un seuil ; additionner en second lieu les resultats d'une comparaison a un seuil de pixel voisin afin d'obtenir un resultat secondaire ; et utiliser le resultat secondaire pour selectionner un contexte.