Verfahren zur Herstellung komplementärer Transistoren mit Metallgateelektrodenstrukturen mit großem ε und epitaktisch hergestellten Halbleitermaterialien in den Drain- und Sourcebereichen

Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer ersten Gateelektrodenstruktur uber einem ersten Halbleitergebiet und einer zweiten Gateelektrodenstruktur uber einem zweiten Halbleitergebiet, wobei die erste und die zweite Gateelektrodenstruktur ein Platzhaltermaterial und eine Umhullung mit einer dielektrischen Deckschicht und Seitenwandabstandshalterstrukturen aufweisen; Bilden eines verformungsinduzierenden Halbleitermaterials in dem ersten Halbleitergebiet, wahrend das zweite Halbleitergebiet mit einer ersten Hartmaskenschicht abgedeckt ist; Entfernen der ersten Hartmaskenschicht von zumindest dem zweiten Halbleitergebiet mit einem Materialabtragungsprozess mit einem deutlich unterschiedlichen Atzverhalten zu der Umhullung; Bilden einer Halbleiterlegierung auf dem zweiten Halbleitergebiet, wahrend das erste Halbleitergebiet mit einer zweiten Hartmaskenschicht abgedeckt ist; Entfernen der zweiten Hartmaskenschicht mit einem deutlich unterschiedlichen Atzverhalten zu der Umhullung; und Ersetzen des Platzhaltermaterials der ersten und der zweiten Gateelektrodenstruktur durch zumindest ein metallenthaltendes Elektrodenmaterial.