Modélisation de défauts paramétriques en vue de tests statiques et dynamiques

Avec l'evolution de la densite d'integration et la forte complexite des procedes de fabrication des circuits integres actuels, l'occurrence de defaillances non modelisables par de simples collages devient importante voire preponderante. Cette these s'interesse particulierement a des defaillances dues a des defauts physiques. Au niveau du produit final, ces defaillances se traduisent soit par la mise en relation de deux nœuds independants dans le circuit sain, soit par la degradation d'une interconnexion. Deux defauts parametriques sont etudies dans cette these. Il s'agit des circuits ouverts resistifs et des courts-circuits resistifs. La resistance a priori inconnue de ces defauts est le parametre preponderant de leur modelisation. La premiere partie s'interesse particulierement aux circuits ouverts resistifs. A partir d'une analyse electrique approfondie de leur comportement dynamique, un simulateur de fautes specifiques est developpe et valide sur une serie de circuits reference et le cahier des charges d'un generateur automatique de vecteurs de test (ATPG) est propose. Dans la seconde partie, ce sont les courts-circuits resistifs qui sont analyses et un modele mathematique representant leur comportement dynamique est propose et valide.