Gravure isotrope d'entretoises de paroi laterale a utiliser avec a la fois un implant de source/drain nmos et un implant de drain faiblement dope pmos

L'invention concerne un procede de gravure isotrope de paires d'entretoises de parois laterales (66a, 66b, 78a, 78b) afin de reduire l'epaisseur laterale de chaque entretoise de parois laterales (66a, 66b, 78a, 78b). Dans un mode de realisation, des premiere et seconde paires d'entretoises de parois laterales (66a, 66b) sont formees simultanement sur les surfaces de parois laterales opposees des premier et second conducteurs de grille respectifs (58a, 58b). Les premier et second conducteurs de grille (58a, 58b) sont espaces lateralement sur les premiere et seconde zones actives isolees (46, 48) d'un substrat a semi-conducteur (50) respectivement. Avantageusement, un seul ensemble de paires d'entretoises de parois laterales (66a, 66b) sont utilisees comme structures de masquage pendant la formation des regions de source et de drain (62, 64) d'un transistor NMOS et des zones de drain faiblement dopees d'un transistor PMOS. Ainsi, l'implant de source/drain n+ ([S/D]) est autoaligne sur le bord lateral exterieur de la premiere paire d'entretoises de parois laterales (66a, 66b) avant la reduction des epaisseurs laterales des entretoises de parois laterales (66a, 66b). Cependant, l'implant de drain faiblement dope p- est autoaligne sur le bord lateral exterieur de la seconde paire d'entretoises de parois laterales (78a, 78b) apres reduction des epaisseurs des entretoises. Ainsi, il n'est pas necessaire de former des paires multiples d'entretoises de parois laterales (66a, 66b, 78a, 78b) lateralement pres des surfaces de parois laterales des conducteurs de grille (58a, 58b) pour faire varier l'ecartement entre les regions d'implant (62, 74) et les conducteurs de grille (58a, 58b) du circuit integre en decoulant.