Etude theorique du courant tunnel de grille dans les transistors mosfet sub-0,1 mum

Ce memoire est consacre a une etude theorique du courant tunnel de grille des transistors mosfet. Apparaissant avec la reduction drastique de l'epaisseur de la couche d'oxyde ( >1 a/cm 2). Le quatrieme chapitre est consacre a l'etude des potentialites de dispositifs mos non conventionnels du point de vue de la reduction du courant tunnel. Deux types de structures sont examines, reposant soit sur l'utilisation d'un isolant de forte permittivite, soit sur celle de structures a canal enterre exploitant les proprietes d'heterostructures iv/iv. Nous montrons que l'utilisation simultanee de ces deux architectures permet de remplir les specifications requises pour la mise a l'echelle du dielectrique de grille des transistors des generations cmos ultimes (<<0,1 m).