Architecture d'auto-test pour circuit integre

Dans cette invention, un circuit integre (1) comprend un moniteur (M1, M3, M3) destine a produire des donnees de controle en fonction d'un parametre mesure du circuit integre (1); et un controleur d'auto-test (28) connecte de facon a recevoir les donnees de controle en provenance du moniteur (M1, M2, M3). Le controleur d'auto-test est egalement destine a emettre des donnees d'auto-test depuis le circuit integre. Le moniteur contient un registre de decalage de sortie (SR1, SR2, SR3) et il est destine a emettre des donnees de controle via ce registre de decalage (SR1, SR2, SR3). Un tel systeme permet une communication simplifiee des resultats d'auto-test du systeme sur un circuit integre.