Durcissement par conception d'ASIC analogiques

Les travaux de cette these sont axes sur le durcissement a la dose cumulee des circuits analogiques associes aux systemes electroniques embarques sur des vehicules spatiaux, satellites ou sondes. Ces types de circuits sont reputes pour etre relativement sensibles a la dose cumulee, parfois des quelques krad, souvent en raison de l’integration d’elements bipolaires. Les nouvelles technologies CMOS montrent par leur integration de plus en plus poussee, un durcissement naturel a cette dose. L’approche de durcissement proposee ici, repose sur un durcissement par la conception d’une technologie commerciale « full CMOS » du fondeur ST Microelectronics, appelee HCMOS9A. Cette approche permet d’assurer la portabilite des methodes de durcissement proposees d’une technologie a une autre et de rendre ainsi accessible les nouvelles technologies aux systemes spatiaux. De plus, cette approche de durcissement permet de faire face aux couts croissants de developpement et d’acces aux technologies durcies. Une premiere technique de durcissement a la dose cumulee est appliquee a une tension de reference « full CMOS ». Elle ne fait intervenir ni jonction p-n parasites ni precautions delay out particulieres mais la soustraction de deux tensions de seuil qui annulent leurs effets a la dose cumulee entre elles. Si les technologies commerciales avancees sont de plus en plus utilisees pour des applications specialement durcies, ces dernieres exhibent en contrepartie de plus grands offsets que les technologies bipolaires. Cela peut affecter les performances des systemes. La seconde technique etudiee : l’auto zero, est une solution efficace pour reduire les derives complexes dues entre autres a la temperature, de l’offset d’entree des amplificateurs operationnels. Le but ici est de prouver que cette technique peut tout aussi bien contrebalancer les derives de l’offset dues a la dose cumulee.