Desarrollo e implementación de cores para compresión y descompresión de datos usando LZW sobre la tarjeta Zynq-7000 SoC para SDR

En este trabajo, se describe el desarrollo, puesta a punto y prueba de 2 cores implementados en hardware sobre FPGA, para la compresion y descompresion de datos, utilizando el conocido algoritmo Lempel-Ziv Welch (LZW). Estos cores seran utilizados posteriormente junto a otros, para crear sistemas de transmision de datos que utilicen eficientemente el ancho de banda disponible. El algoritmo LZW se basa esencialmente en crear en el compresor una tabla o diccionario donde se almacenan las secuencias de datos de entrada (bytes) que se repiten. Su ventaja reside en que no es necesario transferir la tabla al descompresor, porque este reconstruye la tabla en la medida que se van recibiendo los codigos enviados por el compresor. Al implementarlos en hardware, se logra un sistema de compresion-descompresion muy eficiente que puede funcionar a alta velocidad, como parte de un sistema de transmision de datos que asi lo requiera.