Un réseau cellulaire VLSI fonctionnellement asynchrone pour le filtrage morphologique d'images

A travers la presentation de la conception d'un reseau cellulaire VLSI asynchrone a grain fin, il est montre comment la notion d'asynchronisme peut etre exploitee a la fois au niveau fonctionnel et au niveau architectural. Une etude conjointe algorithme-architecture a abouti a la conception d'un circuit integrant 16x16 processeurs elementaires, Le flot de conception des chemins de donnees et de controle est base sur une approche « cellules standard » qui combine des portes CMOS et DCVSL (Differential Cascode Voltage Switch Logic). Ce circuit d'environ 800.000 transistors permet de mettre en oeuvre en temps reel des algorithmes iteratifs de filtrage morphologique par reconstruction.