Verfahren zur Herstellung einer Halbleiterchipanordnung
2008
Verfahren zur Herstellung einer Halbleiterchipanordnung, bei dem – ein ASIC-Chip (2) mittels einer Haftschicht (4) auf einem Trager (1) angebracht wird, – ein ASIC-Anschluss (6) fur einen externen elektrischen Anschluss einer in dem ASIC-Chip (2) integrierten Schaltung vorgesehen wird, – ein Sensorchip (3) uber einer von dem Trager (1) abgewandten Oberseite des ASIC-Chips (2) angeordnet und dauerhaft mit dem ASIC-Chip (2) verbunden wird und – eine elektrische Verbindung zwischen dem Sensorchip (3) und dem ASIC-Chip (2) hergestellt wird, dadurch gekennzeichnet, dass – der Sensorchip (3) mit einer zersetzbaren Abdeckschicht (8) uberdeckt und danach in eine Fullung (18) eingebettet wird und – die Abdeckschicht (8) soweit entfernt wird, dass der Sensorchip (3) von der Fullung (18) durch einen Zwischenraum (20) getrennt ist.
Keywords:
- Correction
- Source
- Cite
- Save
- Machine Reading By IdeaReader
0
References
0
Citations
NaN
KQI