Procédé permettant de former un réseau de cellules de mémoire à grille divisée conjointement avec des dispositifs logiques basse et haute tension

L'invention concerne un procede permettant de former un dispositif de memoire sur un substrat ayant une memoire, des zones de basse tension (LV pour Low Voltage) et de haute tension (HV pour High Voltage), ledit procede consistant a former des paires de piles de memoire espacees dans la zone de memoire, a former une premiere couche conductrice sur le substrat et isolee de ce dernier, a former une premiere couche isolante sur la premiere couche conductrice et a la retirer de la memoire et des zones de haute tension, a effectuer un depot de materiau conducteur pour epaissir la premiere couche conductrice dans la memoire et les zones de haute tension, et former une seconde couche conductrice sur la premiere couche isolante dans la zone basse tension, a realiser une gravure pour amincir la premiere couche conductrice dans la memoire et les zones de haute tension et retirer la seconde couche conductrice dans la zone basse tension, a retirer la premiere couche isolante de la zone basse tension et a tracer un motif sur la premiere couche conductrice pour former des blocs de la premiere couche conductrice dans la memoire, et dans les zones basse et haute tension.