Circuit de registre à décalage, dispositif d'affichage pourvu de celui-ci et procédé de commande de circuit de registre à décalage

L'invention concerne un dispositif d'affichage susceptible d'empecher la degradation de la qualite visuelle qui a ete provoquee par la diaphonie, sans provoquer une augmentation de la taille de trame ou de la puissance consommee. Chaque circuit bistable est dote d'une borne de sortie (49) qui sort un signal d'etat; d'un transistor a couche mince (T1), dont la borne de drain recoit un potentiel de haut niveau (VDD) et dont la borne source est connectee a la borne de sortie (49); d'un transistor a couche mince (T2) dont la borne source est connectee a une zone netA qui est connectee a la borne de grille du transistor a couche mince (T1) et dont la borne de grille recoit une horloge (CKA); d'un transistor a couche mince (T6) destine a augmenter un potentiel d'une zone netZ qui est connecte a la borne de drain du transistor a couche mince (T2); et de transistors a couche mince (T4, T5, T3) pour abaisser chacun des potentiels de netA, netC et de la borne de sortie (49). Une zone de canal du transistor a couche mince (T1) est concue pour etre plus importante qu'une zone de canal du transistor a couche mince (T2).