Old Web
English
Sign In
Acemap
>
Paper
>
Procesador de números complejos enteros de alta velocidad implementada en un FPGA
Procesador de números complejos enteros de alta velocidad implementada en un FPGA
2018
Julio Cesar Sosa Savedra
Víctor Hugo García Ortega
E. Salinas-Hernández
Ruben Ortega Gonzalez
Rubén Hernández Tovar
Keywords:
Telecommunications
Operating system
Field-programmable gate array
Engineering
Correction
Source
Cite
Save
Machine Reading By IdeaReader
0
References
1
Citations
NaN
KQI
[]