A semiconductor device and method of manufacturing the semiconductor device

반도체 소자는 기판 상에, 제2 방향을 따라 서로 인접하게 배치되는 에피택시얼 패턴을 포함하는 에피택시얼 구조물이 구비된다. 상기 에피택시얼 구조물 상부면 전체를 덮으면서 상기 에피택시얼 구조물들을 전기적으로 연결시키는 금속 실리사이드 패턴이 구비된다. 상기 금속 실리사이드 패턴의 상부면 일부와 접촉하는 콘택 구조물이 구비된다. 상기 반도체 소자는 저저항을 갖고 기생 커패시턴스가 감소된다.