Procede et systeme de shdsl a vitesse amelioree

Un mode de realisation de la presente invention concerne un systeme a vitesse amelioree destine a soutenir une transmission duplex de debits binaires symetriques. Ce systeme comprend un codeur comportant un convertisseur seriel/parallele destine a recevoir un bit de donnees seriel et a produire un mot parallele constitue de M bits; un codeur convolutif destine a recevoir le premier bit des M bits dudit mot parallele et a produire deux bits codes; ainsi qu'un mappeur destine a recevoir les deux bits codes et les M-1 bits restants du mot parallele, et a produire un symbole, M etant superieur a 3.