Influence des contraintes mécaniques non-intentionnelles sur les performances des transistors MOS à canaux ultra-courts

La miniaturisation des dispositifs conduit a l'apparition de contraintes mecaniques significatives dans le canal des transistors sub-100nm. Ces contraintes, induites par certains procedes de fabrication, peuvent avoir un impact (positif ou negatif) sur les performances des dispositifs ; la maitrise de ces effets constitue un enjeu majeur pour l'industrie microelectronique. Cette these a pour objectif de proposel des outils adaptes a l'ingenierie de la contrainte dans le canal, et de determiner l'influence de certaines contraintes non-intentionnelles si les performances des architectures avancees de MOSFETs. Dans un premier temps, nous avons developpe des modeles analytiques de mobilite a faible champ, bases sur une analyse detaillee de la structure de bandes du silicium contraint. En particulier, nous avons montre que les parametres de transport des trous dans le silicium contraint pouvaient etre obtenus a l'aide d'une formulation compatible, en termes de precision et de rapidite, avec les besoins du "stress-engineering". Ces modeles ont ensuite ete utilises pour etudier l'influence de trois elements constitutifs du transistor : des canaux epitaxies SiGe/Si, une grille metallique TiN, et des espaceurs de grille a base de Si3N4. Apres une determination experimentale des contraintes residuelles dans les materiaux mis en jeu, les contraintes generees dans le canal ont ete calculees a l'aide de simulations mecaniques 2D pour des architectures typiques de transistors ultimes (simple et double grille). Les variations de mobilite induites par ces contraintes ont ete evaluees pour les n- et p-MOSFETs en fonction de la longueur de grille et de l'orientation du canal.