ОПТИМИЗАЦИЯ МИКРОКОНВЕЙЕРНОЙ АРХИТЕКТУРЫ, СПРОЕКТИРОВАННОЙ В БАЗИСЕ ПЛИС/СБМК

В настоящей статье были исследованы методы структурной оптимизации микроконвейерной архитектуры, основанные на использовании последовательно-параллельных бинарных диаграмм решений. Были рассмотрены схемы микроконвейерной архитектуры, спроектированные в базисе ПЛИС/СБМК. Оптимизация производилась при помощи программного комплекса, которое использует представление цифровой схемы в виде последовательно-параллельных бинарных диаграмм решений (Series-Parallel Binary Decision Diagrams – SP-BDD) и позволяет оптимизировать схему путем переупорядочения вершин SP-BDD. Основная идея предлагаемого авторами метода состоит в том, чтобы на время оптимизации удалить промежуточные регистры микроконвейера и объединить комбинационные фрагменты в одну комбинационную схему большего размера вместо того, чтобы оптимизировать их по отдельности. При оптимизации объединенной схемы пространство поиска является более разнообразным, чем при оптимизации ее частей по отдельности. Для каждой схемы были рассмотрены три варианта оптимизации: комбинационных фрагментов по отдельности, с объединением двух комбинационных фрагментов, с объединением всех комбинационных фрагментов. Приведены результаты тестирования в виде таблицы. В результате эксперимента самым эффективным подходом к оптимизации оказался метод с объединением всех комбинационных фрагментов, который привел к повышению быстродействия (укорочение критического пути) до 3,5 раза и уменьшения размеров (количества транзисторов) до 44,5 процентов.