Arquitectura versátil para la codificación de vídeo multiestándar

En este trabajo se propone una arquitectura de codificacion de video multiestandar eficiente y flexible que puede utilizarse para la implementacion de codificadores conformes con los estandares basados en el lazo de codificacion hibrido como la Recomendacion H.263 o los estandares ISO/IEC 13818-2 (MPEG 2) e ISO/IEC 14496-2 (MPEG 4). En primer lugar, se presenta un estudio exhaustivo de la Recomendacion H.263 y de los estandares MPEG-2 y MPEG-4 desde el punto de vista de las tareas que realiza el codificador. En segundo lugar, se propone una arquitectura, MVIP 2, compuesta por un procesador RISC y procesadores especializados en las diferentes tareas de codificacion que utiliza tres niveles de secuenciamiento (de pel, de macrobloque y de imagen). En tercer lugar, se presenta una realizacion de MVIP 2 para codificacion de video H.263 que se prototipa sobre una plataforma basada en FPGA. Finalmente, el diseno de la realizacion antes mencionada permite definir y ensayar una metodologia de prototipado rapido para sistemas en un chip. Esta lectura resultara de utilidad a todos aquellos ingenieros de diseno relacionados con el mundo de las arquitecturas para la codificacion de video.